

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-163266

(43)Date of publication of application : 16.06.2000

(51)Int.Cl.

G06F 9/38

G06F 9/45

(21)Application number : 10-338834

(71)Applicant : MITSUBISHI ELECTRIC CORP

(22)Date of filing : 30.11.1998


(72)Inventor : HATTORI TAKASHI

## (54) INSTRUCTION EXECUTION SYSTEM

### (57)Abstract:

**PROBLEM TO BE SOLVED:** To enhance the use efficiency of a memory and to make executable instructions while maintaining the compatibility of the instruction sequence by judging whether or not each instruction needs to wait for the end of an instruction to be executed before based on decided register conflict decision information and executing the instructions in sequence or in parallel according to the judgement information in the instruction when the instruction are executed.

**SOLUTION:** A maximum parallel executable instruction number that a parallelism indicating means 5 is passed to a conflict decision means 6 that a compiler 7 has and the conflict decision means 6 judges the conflict relation of registers among four instructions which are possibly executed successively from the instruction number and reflects the judgement result on completion wait fields of respective instruction to generate an instruction sequence 4. An instruction executing means 8 fetches instructions A, B, and C as instructions X, Y, and Z and executes the instructions A to C in parallel since the completion wait fields of the instructions B and C at the positions of the instructions Y and Z all show that 'It is not necessary to wait for the completion of an instruction to be executed before.'



(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2000-163266

(P2000-163266A)

(43)公開日 平成12年6月16日 (2000.6.16)

(51)Int.Cl. <sup>7</sup>	識別記号	F I	テーマコード <sup>8</sup> (参考)
G 06 F 9/38 9/45	3 7 0	G 06 F 9/38 9/44	3 7 0 X 5 B 0 1 3 3 2 2 F 5 B 0 8 1

審査請求 未請求 請求項の数 2 O L (全 6 頁)

(21)出願番号 特願平10-338834

(22)出願日 平成10年11月30日 (1998.11.30)

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 服部 孝

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100102439

弁理士 宮田 金雄 (外2名)

F ターム(参考) 5B013 DD01 DD04 DD05 DD10


5B081 CC32

(54)【発明の名称】 命令実行方式

(57)【要約】

【課題】 並列度(並列実行可能な命令数の上限)の異なる複数の計算機(命令処理装置)において、複数の命令を同時に並列実行する際に命令を再コンパイルすることなく、H/Wの増加をすることなく並列実行でき、命令列の互換性を保った命令実行ができる命令実行方式を提供する。

【解決手段】 命令の並列実行が可能な複数の計算機の中で最大の並列実行可能命令数と同数の命令単位で、各命令と各命令に先行する命令とが使用するレジスタの競合状態を判定し、この判定された情報に基づいて各命令が前に実行される命令の完了を待つ必要があるか否かを判断し、この判断情報を各命令中に設定し、命令実行時にこの各命令中の判断情報に基づいて各命令を実行するので、並列度の異なる複数の間で命令列の互換性を保った命令実行ができる。



ia, ib, ic, ... : 完了待ちフィールド

5a, 5b, 5c, ... : 命令フィールド

3a, 3b, 3c, ... : 命令

4 : 命令列

5 : 並列度指示手段

6 : 競合判定手段

7 : コンパイラ

8 : 命令実行手段

## 【特許請求の範囲】

【請求項1】 命令の並列実行が可能な複数の計算機の中で最大の並列実行可能命令数を入力する並列度指示手段と、

前記並列度指示手段により入力された命令数と同数の命令単位で、各命令と各命令に先行する命令とが使用するレジスタの競合状態を判定する競合判定手段と、

前記競合判定手段で判定されたレジスタ競合判定情報に基づいて、各命令が前に実行される命令の完了を待つ必要があるか否かを判断し、この判断情報を各命令中に設定した命令列を作成する命令列生成手段と、

前記命令列生成手段により生成された命令列から命令を実行する前記計算機における並列実行可能な命令数単位で命令を取り出し、各命令それぞれに設定された上記判断情報に基づいて、各命令を順番に又は並列に実行させる命令実行手段とを備えたことを特徴とする命令実行方式。

【請求項2】 前記命令列生成手段により生成された命令列から命令を実行する前記計算機における並列実行可能な命令数単位で命令を取り出し、この取り出した各命令と前に実行される命令とを並列に実行するそれぞれの演算器を備えているか否かを検出するハザード検出手段を備え、前記命令実行手段は前記ハザード検出手段の検出情報に基づいて各命令を順番に又は並列に実行することを特徴とする請求項1記載の命令実行方式。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】 この発明は、主に VLIW (Very Long Instruction Word : 超長語命令) に代表されるような、命令を複数同時に並列実行する命令実行方式に関するものである。

## 【0002】

【従来の技術】 従来の VLIWにおいて、複数の命令を並列実行する命令数の決定方法は、単純に命令数を固定した固定長方式と命令数を指定しながら処理していく可変長方式に大別できる。

【0003】 固定長方式は、並列実行が可能な限り、固定された命令数で構成される VLIW の命令語を埋めて行くが、各命令によって汎用レジスタや演算器等が同時に使用されるリソース競合（例えばレジスタ競合、演算器競合等）によって並列実行不可能な命令の組み合わせが発生すると、リソース競合を避けるために NOP 命令

（無効命令）を VLIW の命令語に挿入しなければならず、同時に実行される命令数が NOP 命令の分だけ制限されることになる。この場合、NOP 命令が多くなるほど、複数の VLIW の命令語からなる命令列が大きくなってしまい、その結果メモリを浪費しメモリの使用効率の悪い計算機システムになってしまう傾向がある。

【0004】 これに対処すべく、可変長方式や、固定長方式の場合にも VLIW の命令語中に命令の実行を指示

するための特別なフィールドを設けることによりメモリの使用効率の向上を図る考案がなされてきた。

【0005】 例えば、図3は、特開平9-26878に示された従来の固定長方式であり、並列実行可能な最大の命令数（以後、並列度と記載する）が3、即ち3つの命令で VLIW の1語が構成される場合の命令語フォーマットの例である。図3において、100a～100cはそれぞれ1つの命令を指定する命令フィールド、200は命令フィールド100a～100cで指定された命令の実行順番を指示する実行順指示フィールドである。この命令語フォーマットによれば、実行順指示フィールド200の内容に従って命令フィールド100a～100cで指定される3つの命令を同時に実行させたり任意の順番で実行させることができなり、NOP命令を使用する頻度を低減することができ、メモリの使用効率も向上する。

【0006】 しかし、この命令語フォーマットによる固定長方式では、並列度が増加するに従って実行順指示フィールド200のサイズが大きくなってしまい、実行順指示フィールド200の内容を解釈するために H/W を増加しなければならない。また、実行順指示フィールド200 の内容を設定して命令列を生成するコンパイラ又はアセンブラーでの処理も複雑になり、さらに NOP 命令を使用しなければならない状況も依然残されている。

【0007】 また、この命令語フォーマットによる固定長方式では、各命令が、例えば加算、減算、乗算、積和等の同じ命令セットを使用していても、並列度が異なる複数の命令処理装置間では利用される命令語フォーマットが異なるため、命令列を再コンパイル又は再アセンブルしない限り、複数の命令処理装置間で互換性のある命令列を得ることができない。即ち命令列を再コンパイル又は再アセンブルしない限り命令列に互換性を得ることができない。

【0008】 さらに、例えば、図4は、特開平5-289870に示された従来の可変長方式の命令語フォーマットの例であり、図4において、300aは命令フィールド、400は命令語の終わりか否かを示す命令語終了フラグである。この命令語フォーマットによれば、例えば、命令処理装置の並列度が4であって、ある時点での演算器の制限から2つの命令のみしか実行させられない場合には、命令語終了フラグ400に終わりではないことを示す値を設定した命令と命令語終了フラグ400に終わりを示す値を設定した命令とをそれぞれ2つ連続で並べるだけでよく、 NOP 命令を排除することが可能である。

【0009】 しかし、この可変長方式では、並列度が小さいものから大きなものに変更された場合や、並列実行不可能な条件が緩やかな方向に変更された場合には、そのまま命令列を移植することが不可能ではないが、命令列を再コンパイル又は再アセンブルしない限り本来の命令処理性を得ることができない。

【0010】 また、並列度が大きいものから小さいもの

への変更は、命令列が並列度に合わせて区切られるので、そのまま命令列を移植することが可能であるが、並列実行不可能な条件が厳しくなる方向に変更された場合には、全く動作不可能であり、命令列を再コンパイル又は再アセンブルしない限り命令列に互換性を得ることができない。

【0011】さらに、分歧命令では必ず命令語が区切られると仮定するなど、命令語終了フラグ400のみでなく命令フィールド300aの内容も解釈しなければならず、その分処理が複雑である。

【0012】上記以外の可変長方式としては、例えば、特開平8-161169に示されたV L I Wの命令語中に、その命令語を構成する複数の命令フィールドのそれぞれが有効か否かを個別に示すビットを用意し、有効で無い場合には不要な命令フィールドを取り除いてメモリに保持しておき、実行時に元の命令語フォーマットに戻して実行するものがある。

【0013】しかし、この可変長方式では複数の命令フィールドのそれぞれが有効か否かを判断するH/Wが必要になるため、H/Wを増加しなければならず、さらに並列度が異なる命令処理装置間では命令語フォーマットが異なるため、命令列を再コンパイル又は再アセンブルしない限り、複数の命令処理装置間で互換性のある命令列を得ることができない。即ち命令列を再コンパイル又は再アセンブルしない限り命令列に互換性を得ることができない。

【0014】また、例えば、特開平5-233283に示された並列実行可能な命令数を指示する命令を命令語中に新規に挿入したものがあるが、並列実行できる命令数が変わる毎に前記指示命令を命令語の中に挿入しなければならないため、メモリの使用効率はあまり向上せず、H/Wの増加を招き、並列度が異なる場合には、再コンパイル等をしない限り命令列に互換性が得られない。

【0015】一方、並列度が異なる命令処理装置間で命令列の互換性を得るという観点では、例えば、特開平8-241200又は特開平9-62507のような方式が考案されている。前者の場合には、並列度の高い命令列を並列度の低い命令処理装置で実行する場合には単純に命令列を分割して実行し、並列度の低い命令列を並列度の高い命令処理装置間で実行する場合には動作させる演算器を減らして命令列を実行することにしているが、再コンパイル又は再アセンブルしない限り本来の命令処理性能を得ることができない。

【0016】また、後者の場合には、並列度の低い命令列を並列度の高い命令処理装置間で実行する場合に、複数のV L I Wの命令語を同時に実行可能か否かをH/Wに判定させ、実行可能な場合に並列度を向上させようとするものであるが、単にスペースカラ方式をV L I Wの命令セットに適応させようとするものであり、多くのH/Wが必要となる。さらにこの方式では、各命令処理

装置の並列度が整数倍の関係に無い限り動作させられない演算器が存在するため、再コンパイル又は再アセンブルしない限り本来の命令処理性能を得ることができない。

#### 【0017】

【発明が解決しようとする課題】以上のように、従来の命令の並列実行方式は、メモリの使用効率を向上させるために様々な命令語のフォーマットが提案されてきたが、各命令処理装置で実行できる命令列の互換性に乏しく、命令列の互換性を得るためにには、再コンパイラが必要であり、またH/Wコストの増大や性能向上が必須となり、計算機システムとしてのスケーラビリティや機種展開をしていく上で大きな障害があった。この発明は、上記のような課題を解決するためになされたもので、H/Wコストを増大することなく、命令列を再コンパイルすることなく簡便な方法で命令列を並列実行することができ、またメモリの使用効率が良く、命令列の互換性を保証することができる命令実行方式を提供することを目的とする。

#### 【0018】

【課題を解決するための手段】第1の発明は、命令の並列実行が可能な複数の計算機の中で最大の並列実行可能命令数を入力する並列度指示手段と、前記並列度指示手段により入力された命令数と同数の命令単位で、各命令と各命令に先行する命令とが使用するレジスタの競合状態を判定する競合判定手段と、前記競合判定手段で判定されたレジスタ競合判定情報に基づいて、各命令が前に実行される命令の完了を待つ必要があるか否かを判断し、この判断情報を各命令中に設定した命令列を作成する命令列生成手段と、前記命令列生成手段により生成された命令列から命令を実行する前記計算機における並列実行可能な命令数単位で命令を取り出し、各命令それぞれに設定された上記判断情報に基づいて、各命令を順番に又は並列に実行させる命令実行手段とを備えたものである。

【0019】第2の発明は、前記命令列生成手段により生成された命令列から命令を実行する前記計算機における並列実行可能な命令数単位で命令を取り出し、この取り出した各命令と前に実行される命令とを並列に実行するそれぞれの演算器を備えているか否かを検出するハザード検出手段を備え、前記命令実行手段は前記ハザード検出手段の検出情報に基づいて各命令を順番に又は並列に実行するものである。

#### 【0020】

【発明の実施の形態】実施の形態1. 一般に単純なコンパイラにおいては、まずプログラムを解析してシーケンシャルな命令列を用意し、その後並列度と、レジスタ、演算器などのH/Wリソースとの競合状況を判断しながら、前記シーケンシャルな命令列を先頭から順番に並列実行可能な命令フォーマットに変換して行く。このと

き、H/Wリソースの競合の代表的なものとして考えられるのは、汎用レジスタ等のレジスタや演算器が同時に使用されるレジスタ競合、演算器競合がある。

【0021】ここで、演算器競合の場合、例えば、先行する演算命令の結果を後続の条件分岐命令が参照するようなものもこれに含むとして考えてもよいが、並列度には大きく左右されるものではなく、各命令が加算、減算、乗算等の同じ命令セットを使用して互換性が求められる計算機システム間においては、演算器が競合を起こす条件はほぼ同様と考えられる。

【0022】一方、レジスタ競合の場合には、並列実行する単位で競合を判断する必要があるため、並列度によって得られる命令列が異なり、例えば、並列度2で前後2命令間でしかレジスタ競合を判定していない命令列をそのまま並列度4で実行すると、並列度4の中にはレジスタを同時に使用する命令が含まれる可能性もあり、レジスタの競合が起こりレジスタ衝突が発生して、正しくプログラムが動作しないことになる。このように、命令列に互換性を持たせるためにはレジスタ競合の方が演算器競合より影響力が大きい。

【0023】そこで、本実施の形態1では、レジスタ競合に対しての解決方法について説明する。なお、実際にはレジスタ競合を判定するのみで、並列性が決定されるわけではないが、ここでは、説明の簡略化のためにその他の競合条件はないものとして説明を行う。

【0024】図1は、この発明の命令実行方式の一実施例を示した図であり、この時の命令処理装置（計算機）の並列実行可能な命令数即ち並列度は3である。

【0025】図1において、1a、1b、1c、…は前に実行される命令の完了を待つ必要があるか否かを示す完了待ちフィールド、2a、2b、2c、…はそれぞれ命令を指定する命令フィールド、3a、3b、3c、…は完了待ちフィールド1a、1b、1c、…および命令フィールド2a、2b、2c、…により構成される最小の命令実行単位である命令、4は複数の命令から構成される命令列、5は複数の命令処理装置の中で並列度の一番大きい値を入力する並列度指示手段、6は並列度指示手段5により入力された値に基づいて複数の命令のレジスタ競合の判定を行う競合判定手段、7は複数の命令処理装置（図示せず）上で実行させようとするプログラムを入力して命令列4を作成するコンパイラ、8は命令列4から複数の命令（この例では並列度が3であることから3つの命令）を取り出し、複数の命令のそれぞれに対応した完了待ちフィールドの内容に基づいて、複数の演算器（図示せず）に対して指示を与え、命令を並列実行させる命令実行手段である。

【0026】次に、コンパイラ7において命令列4を生成するまでの動作について説明する。図1において、命令列の互換性を保つ必要のある複数の命令処理装置の中で並列度の一番大きなもの（最大の並列実行可能命令

数）が例えば「4」であった場合、並列度指示手段5が「4」を入力する。並列度指示手段5が入力した「4」はコンパイラ7の持つ競合判定手段6に渡され、競合判定手段6ではこの「4」に基づいて、連続実行される可能性がある4つの命令間でレジスタの競合関係が判断されて、その判断結果が各命令の完了待ちフィールドに反映されて命令列4が生成される。

【0027】つまりコンパイラ7では、ある1つの命令の完了待ちフィールドを設定するときに、その命令で使用するレジスタとその命令に先行する3命令で使用しているレジスタとが競合していないかを判断し、競合していないればその完了待ちフィールドを「前に実行される命令の完了を待つ必要がある。」と設定し、競合がなければ「前に実行される命令の完了を待つ必要がない。」と設定する。このように各命令と先行する3命令とのレジスタ競合について判断することによって、並列実行していく全ての命令に対してこの完了待ちフィールドが設定される。

【0028】この場合には、並列度指示手段5が入力した値より並列度が低い命令処理装置に対しては、レジスタ競合が判定される範囲が広いために、並列性が低く効率の悪い命令列となってしまう可能性があるが、元々この命令処理装置の並列度は低くて別の実行ステップになっている可能性が高いために問題はならないし、厳しい方向の条件でレジスタ競合が判定されているため、互換性が保証されることになる。

【0029】一方、並列度指示手段5が入力した値と同じ値の並列度の命令処理装置に対しても、単純に全命令毎に先行する命令とのレジスタ競合を判定してしまうと、本来なら別の実行ステップとなるために競合と見做さなくてもよいものまで競合とされてしまう可能性があるが、一般的の並列コンパイラで行われるような命令の並び換え等の技術を併用させれば特に問題とはならない。

【0030】次に、命令実行手段8において命令を並列実行させるまでの動作について説明する。例えば、図1において、命令列4のうち命令F、G、Iのそれぞれの完了待ちフィールド1f、1g、1iのみに「前に実行される命令の完了を待つ必要がある。」と設定されていたとすると、命令実行手段8では、まず命令A、B、Cを命令X、Y、Zとして取り込み、命令Y、Zの位置に来る命令B、Cの完了待ちフィールドが共に「前に実行される命令の完了を待つ必要がない。」ために、命令A、B、Cを並列実行させる。

【0031】次に、命令D、E、Fを命令X、Y、Zとして取り込むが、命令Zの位置に来る命令Fの完了待ちフィールドが「前に実行される命令の完了を待つ必要がある。」ために、命令D、Eのみを並列実行させる。

【0032】さらに、F、G、Hを命令X、Y、Zとして取り込むが、命令Yの位置に来る命令Gの完了待ちフィールドが「前に実行される命令の完了を待つ必要があ

る。」ために、命令Fのみ実行させる。

【0033】次に、命令G、H、Iを命令X、Y、Zとして取り込むが、命令Zの位置に来る命令Iの完了待ちフィールドが「前に実行される命令の完了を待つ必要がある。」ために、命令G、Hのみ並列実行させる。

【0034】なお、並列実行する命令処理装置の並列度が並列度指示手段5が入力した値と同じ「4」であれば、命令A B C D、命令E、命令F、命令G H、命令I J K L、というステップで実行が行われる。

【0035】このように、並列実行する命令処理装置の並列度が「3」の例の場合には、命令A B C、命令D E、命令F、命令G H、命令I J K、命令L、…というように実行されて行くことになるが、コンパイラ7で生成された命令列4により並列性が保証されている部分（並列実行可能な命令部分）を分割して実行しているため、並列度指示手段5で指定する値を変更して再コンパイルしなくとも命令列の互換性が保証されることになる。

【0036】以上のように、本実施の形態によれば、命令毎に1ビットで済む完了待ちフィールド1a、1b、1c、…を用意し、完了待ちフィールド1a、1b、1c、…へは各命令処理装置中の最大の並列度でのコンパイル結果を反映させ、実行時に完了待ちフィールド1a、1b、1c、…が「前に実行される命令の完了を待つ必要がある。」ことを示していた場合には、先行する命令の実行が完了するのを確実に待ってから以降の命令を実行するようにしたので、並列度の異なる命令処理装置間での命令列の互換性を保つことができる。

【0037】また、NOP命令が不要な可変長方式であるため、NOP命令によりメモリを浪費することもなくメモリの使用効率が高く、コンパイラ7および命令実行手段8での処理内容が特に複雑になることがないため、コスト増加を招くことのない計算機システムを得ることができる。

【0038】なお、本実施の形態では、命令列9を生成する手段としてコンパイラを使用したものについて示したが、命令処理装置（図示せず）上で実行させようとするプログラムから命令列4を生成する命令列生成手段としては、アセンブラーでも構わない。

【0039】実施の形態2、実施の形態1では、並列度が異なるだけの命令処理装置しか存在しない場合を想定したものであるが、実際には、例えば、ある命令処理装置だけ他の命令処理装置とは異なり、加算命令と乗算命令は同時に実行できるものの、積和命令と加算命令、又は積和命令と乗算命令は同時に実行できないこともある。このような状況に対処するには、従来例と同様に再コンパイルするなどの方法も考えられるが、命令を並列実行させる時に並列実行が不可能な条件のみを判断してこの判断結果に基づいて処理を行うことができる。この一例について、本実施の形態2で説明する。

【0040】図2は、この発明の命令実行方式の一実施例を示した図である。図において、9は命令X、Y、Zに取り込まれた命令の命令フィールドの内容から並列実行不可能な条件を検出し、その検出結果を命令実行手段8に伝達するハザード検出手段である。ここで、コンパイラ7で命令列4を生成するまでの処理動作は実施の形態1と同様であり、ここでは説明を省略する。

【0041】次に動作について説明する。例えば、図2において、命令X、Y、Zに取り込まれた命令のうち命令Xが乗算命令、命令Zが積和命令であったとすると、元の命令列は乗算命令と積和命令が並列実行可能としてコンパイルされているために、レジスタ競合がなければ命令Zの位置に来る積和命令の持つ完了待ちフィールドは「前に実行される命令の完了を待つ必要がない。」と設定されており、そのままでは演算器の衝突が発生してしまい、正常に動作ができない。

【0042】しかしこの場合には、ハザード検出手段9において、命令X、Y、Zの命令フィールドから乗算命令と積和命令の組み合わせを検出する機能を用意し、その結果を命令実行手段8に反映させることで、命令X Yの実行と命令Zの実行のステップを分けることができ、命令列の互換性を保つことが可能になる。

【0043】以上のように、本実施の形態によれば、他の命令処理装置と並列性が異なる部分の条件のみを検出する手段を設け、これに従って命令の実行を行うように処理することによって、並列性の異なる命令処理装置間での命令列の互換性を保つことができる。なお、ここで、他の命令処理装置と並列性が異なる命令処理装置を排除しておけば、本実施の形態に示すような処理は必要なく、実施の形態1のレジスタ競合を考慮した処理のみで並列度の異なる命令処理装置間での命令列の互換性を保つことができる。

#### 【0044】

【発明の効果】この発明は、以上発明したように構成されているので、以下に示すような効果を奏する。

【0045】第1の発明では、命令の並列実行が可能な複数の計算機の中で最大の並列実行可能命令数と同数の命令単位で、各命令と各命令に先行する命令とが使用するレジスタの競合状態を判定し、この判定されたレジスタ競合判定情報に基づいて各命令が前に実行される命令の完了を待つ必要があるか否かを判断し、この判断情報を各命令中に設定し、命令実行時にこの各命令中の判断情報をに基づいて各命令を順番に又は並列に実行するので、命令列中にNOP命令（無効命令）が不要になりメモリの使用効率が高く、また再コンパイルが不要であることからH/Wコストを増加することなく、並列度の異なる複数の計算機間で命令列の互換性を保った命令実行ができる。

【0046】第2の発明では、並列実行可能な命令数単位で命令を取り出し、この取り出した各命令と前に実行

される命令とを並列に実行するそれぞれの演算器を備えているか否かの情報に基づいて各命令を順番に又は並列に実行するので、並列度の異なる複数の計算機間で命令列の互換性を保った命令実行ができる。

【図面の簡単な説明】

【図1】 実施の形態1の命令実行方式の説明図。

【図2】 実施の形態2の命令実行方式の説明図。

【図3】 従来の命令実行方式（固定長方式）の命令語フォーマットの構成図。


\* 【図4】 従来の命令実行方式（可変長方式）の命令語フォーマットの構成図。

【符号の説明】


1a, 1b, 1c, … : 完了待ちフィールド、2a, 2b, 2c, … : 命令フィールド、3a, 3b, 3c, …

命令、4 命令列、5 並列度指示手段、6 競合判定手段、7 コンパイラ、8 命令実行手段、9 ハザード検出手段。


\*




1a, 1b, 1c, … : 完了待ちフィールド  
2a, 2b, 2c, … : 命令フィールド  
3a, 3b, 3c, … : 命令  
4 : 命令列  
5 : 並列度指示手段  
6 : 競合判定手段  
7 : コンパイラ  
8 : 命令実行手段



【図4】



【図3】



100a, 100b, 100c: 命令フィールド  
200: 実行順指示フィールド